EDA實驗開發(fā)系統(tǒng)：GW48-CK+（完整系統(tǒng)）

 配置、功能與特點：

□ 含Multi-task Reconfiguration電路結(jié)構(gòu)（多功能重配置結(jié)構(gòu)）。

□ 含10個按鍵，含消抖動電路，可實現(xiàn)單脈沖式、高低電平式、16進制式切換。

□ 含8數(shù)碼管，可實現(xiàn)16進制顯示式，七段譯碼式，BCD碼式。

□ 含16個LED發(fā)光管，可實現(xiàn)二進制式、高低電平顯示式，串行顯示式。

□ 適配板CycloneIII FPGA EP2C5/3C5/3C10T144，15萬門、EPCS1 FPGA配置Flash，10萬次編程周期。

□ 能對不同公司（Altera、Xilinx，lattice等）FPGA/CPLD進行實驗開發(fā)；

□ FPGA/CPLD萬能接插口；智能譯碼模塊 ；±12V、5V、3.3V、2.5V、1.2V混合電壓源；        

□ 1Hz—50MHz標準時鐘源；數(shù)字頻率計；

□ VGA、UART、PS/2、FPGA/單片機等接口；    

□ ADC和DAC；311構(gòu)成的A/D；

□ 良好電磁兼容性的SX8200-J高速高密主板；

□ 用于信號發(fā)生器實驗的有源濾波；             

□ 可配模擬EDA器件適配板（ispPAC）

□ BytBlastII JTAG編程下載器，和ByteblasterMV編程下載器，能對不同公司的FPGA/CPLD實驗開發(fā)；

□KX_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對FPGA/CPLD進行配置或編程；2、對配置器件EPCSx編程；3、訪問和編輯FPGA內(nèi)部RAM；4、調(diào)試Nios2，完成SOPC設(shè)計；5、支持SignalTapII 嵌入式邏輯分析儀。

     (2)USB到UART串行通信轉(zhuǎn)換：1、通過USB與FPGA串行通信，實現(xiàn)PC與FPGA的串行通信，且無需RS232電平轉(zhuǎn)換；2、通過USB與單片機的串行通信，實現(xiàn)PC與通用單片機的UART串行通信；3、通過USB對STC等系列單片機進行直接編程開發(fā)，無需電平轉(zhuǎn)換。