★ 此系統(tǒng)在確保完成傳統(tǒng)數(shù)字電路實(shí)驗(yàn)的前提下，通過所提供的平臺(tái)使實(shí)驗(yàn)者的自主設(shè)計(jì)水平和自主創(chuàng)新能力最大程度的提高成為可能。系統(tǒng)分為兩大可互為支持的實(shí)驗(yàn)區(qū)：

1、基于傳統(tǒng)的手工設(shè)計(jì)技術(shù)之原理驗(yàn)證與原理設(shè)計(jì)性實(shí)驗(yàn)區(qū)；

2、基于現(xiàn)代自動(dòng)設(shè)計(jì)技術(shù)之自主設(shè)計(jì)與自主創(chuàng)新實(shí)驗(yàn)區(qū)。

★ 原理驗(yàn)證與原理設(shè)計(jì)性實(shí)驗(yàn)區(qū)中主要通過數(shù)字電路傳統(tǒng)實(shí)驗(yàn)方法，如利用接插線的方法使用74系列數(shù)字器件完成傳統(tǒng)的實(shí)驗(yàn)。但為了能與自主設(shè)計(jì)與自主創(chuàng)新平臺(tái)有機(jī)融合，此區(qū)域的接插線方式有3種：

1、主板帶插孔的傳統(tǒng)接插線方式；

2；主板帶插針的高速線方式；

3、排線座與排線方式。從而可使實(shí)驗(yàn)者從傳統(tǒng)實(shí)驗(yàn)項(xiàng)目向自主設(shè)計(jì)的創(chuàng)新實(shí)驗(yàn)實(shí)現(xiàn)無(wú)縫過渡！

★ 自主設(shè)計(jì)與自主創(chuàng)新實(shí)驗(yàn)區(qū)主要由含20萬(wàn)邏輯門的CycloneII新型大規(guī)模FPGA EP2C5構(gòu)成。它包含4608個(gè)LEs、5064個(gè)觸發(fā)器、12萬(wàn)個(gè)可編輯RAM/ROM存儲(chǔ)單元、2個(gè)參數(shù)可設(shè)置型嵌入式鎖相環(huán)（可倍頻至400MHz）、26個(gè)9bit乘9bit可編輯數(shù)字乘法器。在QuartusII設(shè)計(jì)平臺(tái)中含有幾乎所有類型的74系列器件的庫(kù)。具體使用和實(shí)驗(yàn)方法，包括在FPGA上完成傳統(tǒng)74系列器件構(gòu)成的實(shí)驗(yàn)方法，以及傳統(tǒng)實(shí)驗(yàn)向創(chuàng)新實(shí)驗(yàn)過渡的方法都可參考科學(xué)出版社的《數(shù)字電子技術(shù)與數(shù)字系統(tǒng)》一書。

硬件配置：

傳統(tǒng)實(shí)驗(yàn)配置：

1、模板由2mm具有良好電磁兼容性的雙層SX8200-J板構(gòu)成。

集成電路插座（若干8P、14P、16P、20P、28P、40P等）、蜂鳴器模塊、電位器等。

2、電源有自動(dòng)保護(hù)的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通過鎖相環(huán)可獲得的時(shí)鐘頻率有10M-400MHz；通過DDS函數(shù)信號(hào)發(fā)生器可獲得0.05Hz至15MHz之間任何頻率，步進(jìn)精度0.03Hz；通過標(biāo)準(zhǔn)時(shí)鐘可獲得標(biāo)準(zhǔn)時(shí)鐘頻率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768Hz等19個(gè)頻率。

基于自動(dòng)設(shè)計(jì)技術(shù)的自主設(shè)計(jì)配置：

1、DDS函數(shù)信號(hào)發(fā)生器。功能指標(biāo)可參考以上“二、康芯DDS函數(shù)信號(hào)發(fā)生器”一節(jié)的KX_DDS6系統(tǒng)。

2、嵌入式邏輯分析儀。可利用載于DDS函數(shù)信號(hào)發(fā)生器中的嵌入式邏輯分析儀SignalTapII對(duì)實(shí)驗(yàn)?zāi)K進(jìn)行實(shí)時(shí)測(cè)試，引導(dǎo)學(xué)生與工程實(shí)際0接觸。

3、兩個(gè)4位BCD碼和HEX十六進(jìn)制碼發(fā)生器；12個(gè)高低電平發(fā)生開關(guān)、4X4控制鍵盤、4個(gè)沒有任何毛刺，及純凈的的單脈沖發(fā)生鍵。

4、16個(gè)發(fā)光管、兩個(gè)7段顯示的數(shù)碼、6個(gè)帶BCD/HEX16進(jìn)制碼譯碼器的數(shù)碼管、4行X20字液晶屏。

5、USB-Blaster編程器一個(gè)、ByteBlasterMV編程模塊一個(gè)、AT89S51一片。

6、5功能智能邏輯筆一個(gè)：測(cè)高電平、低電平、中電平、高阻態(tài)、脈沖。

3類實(shí)驗(yàn)項(xiàng)目：

1、利用傳統(tǒng)器件（如74系列器件）以傳統(tǒng)的方式完成數(shù)字電路實(shí)驗(yàn)。KX_DG3提供完成所有此類實(shí)驗(yàn)的平臺(tái)；

2、作為向自主設(shè)計(jì)平臺(tái)過渡訓(xùn)練，利用QuartusII在FPGA上重復(fù)完成以上所有傳統(tǒng)數(shù)字電路實(shí)驗(yàn)，但利用先進(jìn)的時(shí)序仿真器來測(cè)試電路模型，包括競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象等等（方法可參考科學(xué)出版社的《數(shù)字電子技術(shù)與數(shù)字系統(tǒng)》）；

3、利用DDS函數(shù)信號(hào)發(fā)生器、QuartusII、時(shí)序仿真工具、嵌入式邏輯分析儀SignalTapII、在系統(tǒng)讀寫器In-System Memory Content Editor等，實(shí)現(xiàn)自主設(shè)計(jì)，培養(yǎng)自主設(shè)計(jì)和自主創(chuàng)新能力。使學(xué)生在數(shù)字電路學(xué)習(xí)階段就能在原理認(rèn)知、動(dòng)手能力、實(shí)踐水平和創(chuàng)新意識(shí)方面較之傳統(tǒng)實(shí)驗(yàn)方式的訓(xùn)練有質(zhì)的飛躍，為后期的學(xué)習(xí)打好堅(jiān)實(shí)的理論與實(shí)踐基礎(chǔ)。

注，配備數(shù)字電路設(shè)計(jì)示例若干：電子琴；5歌曲演奏（梁祝、敖包相會(huì)、十送紅軍、采茶舞曲等）；頻率計(jì)；乒乓球游戲；交通燈控制；PWM等。

相關(guān)產(chǎn)品